DIALOG(R) File 345:Inpadoc/Fam.& Legal Stat (c) 2003 EPO. All rts. reserv.

16543849

Basic Patent (No,Kind,Date): JP 2000147569 A2 20000526 <No. of Patents: 001>

DISPLAY DEVICE (English)

Patent Assignee: SEMICONDUCTOR ENERGY LAB

Author (Inventor): TAKEMURA YASUHIKO

IPC: *G02F-001/1365; G02F-001/133; G02F-001/1343; G09F-009/30

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2000147569 A2 20000526 JP 99361905 A 19990101 (BASIC)

Priority Data (No,Kind,Date):

JP 99361905 A 19990101

DIALOG(R)File 347:JAPIO (c) 2003 JPO & JAPIO. All rts. reserv.

06561836 **Image available**

DISPLAY DEVICE

PUB. NO.: 2000-147569 [JP 2000147569 A]

PUBLISHED: May 26, 2000 (20000526)
INVENTOR(s): TAKEMURA YASUHIKO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.: 11-361905 [JP 99361905]

Division of 08-208961 [JP 96208961]

FILED: October 29, 1991 (19911029)

INTL CLASS: G02F-001/1365; G02F-001/133; G02F-001/1343; G09F-009/30

ABSTRACT

PROBLEM TO BE SOLVED: To obtain a display device having high display characteristics.

SOLUTION: The display device is provided with a 1st signal line, a 1st element having a channel area including crystalline silicon and having a gate connected to the 1st signal line, a 2nd signal line connected to either one of the source and drain of the 1st element, a 2nd electrode having a channel area including crystalline silicon, a voltage supply line connected to either one of the source and drain of the 2nd element, an electrode connected to the other one of the source and drain of the 2nd element, and a drive circuit having a 3rd element having a channel forming area including crystalline silicon so as to drive at least one of the 1st and 2nd elements. In this case, a signal is supplied from the 2nd signal line to the gate of the 2nd element at least through the 1st element.

COPYRIGHT: (C)2000,JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-147569 (P2000-147569A)

(43)公開日 平成12年5月26日(2000.5.26)

(51) Int.CL'		識別記号。	FΙ			テーマコード(参考)
G02F	1/1365		G 0 2 F	1/136	500	·
	1/133	550		1/133	550	
	1/1343			1/1343		
G09F	9/30	338	G09F	9/30	3 3 8	

審査請求 有 請求項の数12 OL (全 10 頁)

(21)出願番号

特願平11-361905

(62)分割の表示

特願平8-208961の分割

(22)出願日

平成3年10月29日(1991.10.29)

(71)出願人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72) 発明者 竹村 保彦

神奈川県厚木市長谷398番地 株式会社半


導体エネルギー研究所内


(54) 【発明の名称】 表示装置

(57)【要約】

【課題】良好な表示特性を有する表示装置を提供すると と。

【解決手段】第1の信号線と、結晶質シリコンを含むチャネル領域を有し、かつ前記第1の信号線に接続されたゲートを有する第1の素子と、前記第1の素子のソースおよびドレインの一方に接続された第2の信号線と、結晶質シリコンを含むチャネル領域を有する第2の素子と、前記第2の素子のソースおよびドレインの一方に接続された電極と、結晶質シリコンを含むチャネル形成領域を有する第3の素子を有する駆動回路であって、前記第1の素子と前記第2の素子のうちの少なくとも一つを駆動する駆動回路と、を有する表示装置であって、前記第2の信号線から前記第2の素子のゲートへ少なくとも前記第1の紫子を通して信号が供給されることを特徴とする表示装置。





【特許請求の範囲】

【請求項1】絶縁表面を有する基板と、

前記基板上に形成された第1の信号線と、

前記基板上に形成された結晶質シリコンを含むチャネル 領域を有し、かつ前記第1の信号線に接続されたゲート を有する第1の素子と、

前記基板上に形成され、かつ前記第1の素子のソースおよびドレインの一方に接続された第2の信号線と、

前記基板上に形成された結晶質シリコンを含むチャネル 領域を有する第2の素子と、

前記基板上に形成され、かつ前記第2の素子のソースおよびドレインの一方に接続された電圧供給線と、

前記基板上に形成され、かつ前記第2の素子の前記ソースおよびドレインの他方に接続された電極と、

前記基板上に形成され、結晶質シリコンを含むチャネル 形成領域を有する第3の素子を有する駆動回路であっ て、前記第1の素子と前記第2の素子のうちの少なくと も一つを駆動する駆動回路と、を有する表示装置であっ て、

前記第2の信号線から前記第2の素子のゲートへ少なく 20 とも前記第1の素子を通して信号が供給されることを特 徴とする表示装置。

【請求項2】絶縁表面を有する基板と、

前記基板上に形成された第1の信号線と、

前記基板上に形成された結晶質シリコンを含むチャネル 領域を有し、かつ前記第1の信号線に接続されたゲート を有する逆スタガ型の第1の素子と、

前記基板上に形成され、かつ前記第1の素子のソースおよびドレインの一方に接続された第2の信号線と、

前記基板上に形成された結晶質シリコンを含むチャネル 30 領域を有する逆スタガ型の第2の素子と、

前記基板上に形成され、かつ前記第2の素子のソースおよびドレインの一方に接続された電圧供給線と、

前記基板上に形成され、かつ前記第2の素子の前記ソースおよびドレインの他方に接続された電極と、

前記基板上に形成され、結晶質シリコンを含むチャネル 形成領域を有する逆スタガ型の第3の素子を有する駆動 回路であって、前記第1の素子と前記第2の素子のうち の少なくとも一つを駆動する駆動回路と、を有する表示 装置であって、

前記第2の信号線から前記第2の素子のゲートへ少なく とも前記第1の素子を通して信号が供給されることを特 徴とする表示装置。

【請求項3】絶縁表面を有する基板と、

前記基板上に形成された第1の信号線と、

前記基板上に形成された結晶質シリコンを含むチャネル / 領域と第一の一対の不純物領域とを有し、かつ前記第1 の信号線に接続されたゲートを有する第1の素子と、前記基板上に形成され、かつ前記第1の素子の前記第一の一対の不純物領域の一方に接続された第2の信号線 :

٤.

前記基板上に形成された結晶質シリコンを含むチャネル 領域と第二の一対の不純物領域とを有する第2の素子 と

前記基板上に形成され、かつ前記第2の素子の前記第二の一対の不純物領域の一方に接続された電圧供給線と、前記基板上に形成され、かつ前記第2の素子の前記第二の一対の不純物領域の他方に接続された電極と、

前記基板上に形成され、結晶質シリコンを含むチャネル 10 形成領域を有する第3の素子を有する駆動回路であって、前記第1の素子と前記第2の素子のうちの少なくとも一つを駆動する駆動回路と、を有する表示装置であって

前記第2の信号線から前記第2の素子のゲートへ少なく とも前記第1の素子を通して信号が供給されることを特 徴とする表示装置。

【請求項4】絶縁表面を有する基板と、

前記基板上に形成された第1の信号線と、

前記基板上に形成された結晶質シリコンを含むチャネル 領域と第一の一対の不純物領域とを有し、かつ前記第1 の信号線に接続されたゲートを有する逆スタガ型の第1 の素子と、

前記基板上に形成され、かつ前記第1の素子の前記第一の一対の不純物領域の一方に接続された第2の信号線と

前記基板上に形成された結晶質シリコンを含むチャネル 領域と第二の一対の不純物領域とを有する逆スタガ型の 第2の素子と

前記基板上に形成され、かつ前記第2の素子の前記第二の一対の不純物領域の一方に接続された電圧供給線と、前記基板上に形成され、かつ前記第2の素子の前記第二の一対の不純物領域の他方に接続された電極と、

前記基板上に形成され、結晶質シリコンを含むチャネル 形成領域を有する逆スタガ型の第3の素子を有する駆動 回路であって、前記第1の素子と前記第2の素子のうち の少なくとも一つを駆動する駆動回路と、を有する表示 装置であって、

前記第2の信号線から前記第2の素子のゲートへ少なく とも前記第1の素子を通して信号が供給されることを特 40 徴とする表示装置。

【請求項5】絶縁表面を有する基板と、

前記基板上に形成された第1の信号線と、

前記基板上に形成された結晶質シリコンを含むチャネル 領域を有し、かつ前記第1の信号線に接続されたゲート を有する第1の素子と、

前記基板上に形成され、かつ前記第1の素子のソースおよびドレインの一方に接続された第2の信号線と、

前記基板上に形成された結晶質シリコンを含むチャネル 領域を有する第2の素子と、

50 前記基板上に形成され、かつ前記第2の累子のソースお

よびドレインの一方に接続された電圧供給線と、 前記基板上に形成され、かつ前記第2の素子の前記ソー スおよびドレインの他方に接続された電極と、を有する 表示装置であって、

前記第2の信号線から前記第2の素子のゲートへ少なく とも前記第1の素子を通して信号が供給されることを特 徴とする表示装置。

【請求項6】絶縁表面を有する基板と、

前記基板上に形成された第1の信号線と、

前記基板上に形成された結晶質シリコンを含むチャネル 10 領域を有し、かつ前記第1の信号線に接続されたゲート を有する逆スタガ型の第1の素子と、

前記基板上に形成され、かつ前記第1の索子のソースお よびドレインの一方に接続された第2の信号線と、

前記基板上に形成された結晶質シリコンを含むチャネル 領域を有する逆スタガ型の第2の素子と、

前記基板上に形成され、かつ前記第2の素子のソースお よびドレインの一方に接続された電圧供給線と、

前記基板上に形成され、かつ前記第2の素子のソースお よびドレインの他方に接続された電極と、を有する表示 20 請求項5乃至8のいずれか一に記載の表示装置。

前記第2の信号線から前記第2の素子のゲートへ少なく とも前記第1の素子を通して信号が供給されることを特 徴とする表示装置。

【請求項7】絶縁表面を有する基板と、

前記基板上に形成された第1の信号線と、

前記基板上に形成された結晶質シリコンを含むチャネル 領域と第一の一対の不純物領域とを有し、かつ前記第1 の信号線に接続されたゲートを有する第1の素子と、 前記基板上に形成され、かつ前記第1の素子の前記第一 30 の一対の不純物領域の一方に接続された第2の信号線 ٤.

前記基板上に形成された結晶質シリコンを含むチャネル 領域と第二の一対の不純物領域とを有する第2の素子

前記基板上に形成され、かつ前記第2の素子の前記第二 の一対の不純物領域の一方に接続された電圧供給線と、 前記基板上に形成され、かつ前記第2の素子の前記第二 の一対の不純物領域の他方に接続された電極と、を有す る表示装置であって、

前記第2の信号線から前記第2の素子のゲートへ少なく とも前記第1の素子を通して信号が供給されることを特 徴とする表示装置。

【請求項8】絶縁表面を有する基板と、

前記基板上に形成された第1の信号線と、

前記基板上に形成された結晶質シリコンを含むチャネル 領域と第一の一対の不純物領域とを有し、かつ前記第1 の信号線に接続されたゲートを有する逆スタガ型の第1 の素子と、

前記基板上に形成され、かつ前記第1の素子の前記第一 50 TNLCDは作製が簡単であるので、コストが低く、広

の一対の不純物領域の一方に接続された第2の信号線

前記基板上に形成された結晶質シリコンを含むチャネル 領域と第二の一対の不純物領域とを有する逆スタガ型の 第2の素子と、

前記基板上に形成され、かつ前記第2の素子の前記第二 の一対の不純物領域の一方に接続された電圧供給線と、 前記基板上に形成され、かつ前記第2の素子の前記第二 の一対の不純物領域の他方に接続された電極と、を有す る表示装置であって、

前記第2の信号線から前記第2の素子のゲートへ少なく とも前記第1の素子を通して信号が供給されることを特 徴とする表示装置。

【請求項9】前記第1の素子、前記第2の素子および前 記第3の素子は、いずれも薄膜トランジスタであること を特徴とする請求項1乃至4のいずれか一に記載の表示 装置.

【請求項10】前記第1の素子および前記第2の素子 は、いずれも薄膜トランジスタであることを特徴とする

【請求項11】前記駆動回路は複数の前記第3の素子を 有しており、前記複数の第3の素子はCMOS回路を構 成している請求項1乃至4のいずれか一に記載の表示装

【請求項12】前記結晶質シリコンは、ポリシリコンで ある請求項1乃至11のいずれか一に記載の表示装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は液晶表示装置もしく は類似の表示装置に関する。本発明は、特にアクティブ マトリクス方式の表示装置およびその表示方法ならびに その作製方法に関する。本発明の目的の1つは白黒表示 のディスプレーであって、階調表示のような高度な動作 や高速動作が要求されないかわりに、見やすさと低価格 が要求されるディスプレーに関する。特にこのような機 能を備えるディスプレーは、各種のインフォメーション ディスプレーのような読出専用の表示装置に使用される ものである。

[0002]

【従来の技術】近年の各種OA機器の小型化、省電力化 に伴い、ディスプレー装置も、従来の陰極線管(CR T) から、液晶ディスプレー (LCD) やプラズマディ スプレーのようなフラットパネルディスプレー (FP D) に置き換えられつつある。特にLCDは電力消費量 が小さいため携帯型の機器に用いられることとなった。 【0003】しかしながら、LCDにはまだ、解決すべ き問題が多くある。現在、多く使用されているLCDは 単純マトリクス型LCDと呼ばれるもので、液晶材料の 名前を取って、STNLCDと称されることがある。S

く普及している。

【0004】しかし、液晶材料としてのSTNは、その 材料本来の特徴である応答速度が極めて遅く、高速で動 く物体の表示をおこなった場合には、物体に追従でき ず、表示できないという問題がある。

【0005】また、動作の方式から、1フレーム(通常 は10~30msec) に1つの画素が点灯している時 間は、数10μsecから、数msecである。 これは マトリクスの行数に反比例し、200行のマトリクスで は、1フレーム30msecとして、約150μsec 10 バーICの数はマトリクスの端子数に比例するのに対 しか点灯しない。とのため、画面のコントラストは低 く、また、画面を斜めから見たときに非常に見づらいと いう欠点を有している。さらに、画面の一部に非常に明 るい、あるいは暗い部分があると、その周囲にまで影響 がでてしまう現象(クロストーク)が生じる。

【0006】一方、近年では各画素にアクティブ素子を 有し、これによって画素のスイッチングをおこなわせる という方式を有するLCDも提案され、市販されてい る。これらはアクティブマトリクス型LCDと総称され るが、アクティブ素子の種類によって、TFTLCDや 20 MIMLCDと呼ばれる。TFTとは、薄膜トランジス タのことであり、MIMとは、金属/絶縁体/金属とい う構造を有するダイオードのことである。

【0007】 これらのLCDでは、1フレームの間に画 素の点灯する時間は、1フレームにほぼ等しいためコン トラストが高く、また視野角も広い。しかしながら、技 術的な問題からその製造歩留りが低く、コストや販売価 格が高く、現在のところ、高級なコンピュータのディス ブレー程度にしか実用化されていない。

【0008】また、現在のしCDの需要は、主として携 30 帯型のコンピュータに使用されている程度であるが、今 後は、より広範囲な応用が期待されている。例えば、コ ードレス電話、携帯電話に付属したディスプレー、ある いは携帯型の電子辞書等のインフォメーションディスプ レーという用途がある。そのような場合には、見やすさ と低価格が要求され、さらには省電力も要求される。し かしながら、従来のLCDはその点で満足できるもので はなかった。

【0009】例えば、STNLCDはコストが低いので あるが、上記のような問題点から見にくいものであっ た。また、TFTLCDには、大きく分けてアモルファ スシリコンを使用したTFTを用いるTFTLCD(以 下、a-SiTFTLCDという)とポリシリコンを使 用したTFTを用いるTFTLCD(以下、ポリシリコ ンTFTLCDという)の2種類があるが、前者も後者 も画像の見やすさには問題がないが、コスト的にはST NLCDには太刀打ちできないものである。

【0010】特にa-SiTFTLCDを小型の読出専 用ディスプレーとして使用する場合に、もっともコスト を上昇させる要因の1つは駆動回路を内蔵できないた

め、ドライバーICをTAB法等によって接続しなけれ ばならず、とのICの費用がコストアップの大きな部分 を占めるようになる。

6

【0011】図3には、LCDの画素数(ドット数) と、コストの関係を示してある。との関係は概念的なも のであり、半定量的なものである。STNLCDのよう な単純マトリクス方式では、マトリクスの作製自体は比 較的容易であり、小規模マトリクスのコストの大部分は ドライバー I Cによって占められる。すなわち、ドライ し、ドット数は端子数の2乗に比例し、結局、ドライバ - I Cの価格はドット数の平方根に比例し、小規模マト リクスでは I Cの価格によってコストが支配される。図 の単純マトリクス: TABにその様子を示す。

[0012] a-SiTFTLCDでは、マトリクスの 作製が複雑で自体の歩留りが低く、単純マトリクスに比 べて全体的に上方にシフトする。図のa-SiTFT: TABにその様子を示す。a-SiTFTLCDでは小 規模マトリクスと大規模マトリクスでその価格に占める 要素が異なる。小規模マトリクスではSTNLCDと同 様にドライバーICの価格がコストの大きな部分を占め る。一方、大規模マトリクスでは、マトリクスの歩留り 低下によるコストが大きな要素となる。

【0013】ポリシリコンTFTLCDでは、ドライバ ーICは、ポリシリコンによってマトリクス作製と同時 に作製できるので I Cを装着する必要はなく、したがっ て、ドライバーICはコストの要因には入らない。特に ドライバーICの装着は技術的にも問題があり、小型化 を思考する目的は本来適さないものである。したがっ て、ポリシリコンTFTLCDは、小型化が可能である ことも特徴とする。しかしながら、ポリシリコンTFT LCDはa-SiTFTLCD以上にマトリクス自体の 作製が難しく、ドット数が増加するにしたがって、コス トは著しく増加する。しかしながら、小規模マトリクス ではドライバーICのコスト要因がないため、図の完全 ポリシリコンTFTにその様子を示すように、a-Si TFTLCDと競合できるコストとなっている。

【0014】さて、a-SiTFTLCDでも、ドライ バーをa‐Siで構成できれば図の点線(完全a‐Si 40 TFT) に示すように、STNLCDとの競合できる。 しかしながら、従来のTFTLCD方式ではそれは不可 能であった。すなわち、例えば、160×100の比較 的小規模なマトリクスを考えた場合に、通常の動作では フレーム周波数が30Hzであるので、特にデータ線の ドライバーには、480kHzの信号が入力される。し かしながら、a-SiTFTでは、このような高速動作 に追随できない。同様なことは、カドミウム・セレニウ ム (С d S e) 系の半導体等の化合物半導体においても なりたつ。これらの半導体材料がアクティブ素子として 50 積極的に用いられない背景には、その毒性や資源的な問

題もあるが、その応答速度が低いということも重大な問題となっている。

【0015】この困難を避けるにはフレーム周波数を低下させればよい。特に、動画を表示する必要のない場合にはフレーム周波数の低下は何ら問題がないように思えるのであるが、現在のTFTLCDの技術的な問題から、フレーム走査の様子が目に見え、画面が極めて見にくくなる。

【0016】従来の液晶材料としてTN液晶を用いたTFTLCDの画素回路とその動作例を図2に示す。TF 10 Tのゲイト電極は選択線(ゲイト線ともいう)に、また、ドレインはデータ線(ドレイン線ともいう)に接続され、ソースは画素電極に接続されている。そして、画素電極の対向電極は共通電極として通常は一定の電圧に保たれている。一般には接地されている。

【0017】図2(B)に示すように、選択線には、周期的にパルスを印加し、また、データ線には画素の情報を電圧信号として印加する。選択線のパルスの周期は、通常の動作では1フレームの周期であり、典型的には10~30msecである。また、パルスの幅は、周期を20マトリクスの行数で割ったもの程度、もしくはそれ以下であり、例えばインフォメーションディスプレー等に使用されるような比較的小型の100行のマトリクスでは100~300μsecである。

【0018】また、データ線の信号は、画素を点灯状態するときには電圧状態とし、消灯状態とするときは非電圧状態とする。また、電圧状態の極性は周期的に入れ換えられる。これは、TN液晶材料に長時間にわたって、直流をかけた場合には、電気分解を起こして劣化してしまうからである。この動作を交流化という。

【0019】さて、このような信号の印加されたTFTのソース側の信号はV、に示すようになる。最初に選択線のパルスの印加によって、TFTはON状態となって、ソースの電圧はドレインの電圧と同じになろうと上昇する。しかし、パルスが切れると同時に、TFTのゲイト電極とソース領域の間の寄生容量のためにΔVだけ電圧の効果がある。その後は、TFTはOFF状態になるので、画素電極は電気的に浮いた状態となり、TFTのリーク電流によって次第に電圧は低下する。

【0020】次に、再び、選択線にパルスが印加され、TFTがON状態となるとソースの電圧は、今度は負のドレイン電圧に近づく。その後、パルスが切れるとともに、やはり寄生容量の影響でΔVだけ電圧が負にシフトし、リーク電流によって電圧は減衰する。最後の選択線のパルスが印加されたときにはドレインの電圧は0であるので、画素電極に蓄えられていた電荷が放出され、V、は0となる。

【0021】もし、フレーム周波数を低下させると、とのような電圧の変動がフレーム周波数で目に見えるようになる。フレーム周波数の低下は10H2が限度であ

る.

(5)

【0022】もう1つの解決方法は、ドライバーICだけをポリシリコンで作製しようとするものであるが、ガラス基板の種類を限定しないためには、通常行われるような高温でのアニールができないため、レーザーアニール等の高度な技術を採用しなければならない。しかしながら、レーザーアニールはまた、その技術が確立していない上、量産性に劣る方法である。

8

[0023]

【発明が解決しようとする課題】本発明は、特に動画を表示する必要のない表示装置において、コストの面で単純マトリクス方式に対抗でき、アクティブマトリクス方式と同等な画質を実現できる新しいアクティブマトリクス方式と、その表示装置を提供するものである。

【0024】特に本発明は、画素マトリクスと周辺のドライバー回路をa-SiTFTあるいはそれと同様な比較的低温で作製できるTFTで同時に形成することによってドライバーICを不要とし、歩留りの向上と低コスト化を実現せんとするものである。

[0025]

【問題を解決するための手段】先に述べたように、特に動画を表示する必要のないディスプレーにおいてはフレーム周波数を低下させることはa‐SiTFTあるいは CdSe系半導体様な低移動度半導体を用いたTFTをドライバー回路に使用するうえで重要な方法である。しかしながら、フレーム周波数の低下によってちらつきのような目に見える画質の劣化を引き起こすことがあってはならない。

【0026】ところで、従来の考えでは、フレーム周波数という意味が重なっていた。仮にその両者が分離されていたとしても、書換え周波数は交流化の周波数よりも大きいのが当然であった。とこで、本文で使用する書換えという言葉について注意しておく。本文では、書換えは表示内容の変化だけを意味するのではなく、表示内容は同じであっても、あらたに外部から信号が注入されること、あるいはその機会があることを意味する。したがって、従来のTFTLCDにおいて、あるフレームで点灯状態であった画素が、次のフレームでも点灯状態を維持することも、そのために選択線にパルスが印加されると同時にデータ線に信号が送られるので、書き換えられたと表現することとする。

【0027】さて、書換えの周波数は視覚的な問題から 10Hz以下とすることはできないことは先に述べた。 本発明では、交流化と書換えを明確に区別し、両者を独立に制御することによって、先のような問題点を解決しようとするのである。これらの要素が分離された場合には、視覚に影響を及ぼすのは交流化周波数であって、書換えの周波数ではないことは明らかであろう。例えば、50 セグメント方式のLCDでは、実質的に書換えという動 作は交流化の動作とは全く別のものである。実際、電卓 のLCDの鸖換えの周波数は極めて遅い。しかしなが ら、交流化の周波数は30Hz程度である。電池の消耗 等によってLCDの表示がちらつくのは、交流化周波数 の低下によるものであって、書換えの周期が落ちたから ではない。

【0028】本発明においても、ちらつきを防止するた めには交流化の周波数は10Hz以上としなければなら ない。しかしながら、書換えの周波数は1 H z あるいは それ以下とすることを必要とする。

【0029】例えば、書換えを1Hzとすれば、160 ×100ドットのLCDのデータ線のドライバーに送ら れる信号は、従来の30分の1の16kHzであり、a -SiTFTでも十分に駆動可能な速度である。

【0030】さて、このような目的を達成するために は、従来のようなTFTLCD方式は極めて不適切なも のである。従来のTFTLCDでは、1つのTFTに、 画素の選択と、画素への電圧の供給という2つの役割を 担わせていたからである。したがって、本発明ではこの せる。ことでは、画素の選択をおこなう素子を第1素 子、第1素子の出力を受けて画素への電圧の供給をおと なう素子を第2素子とする。

【0031】 これらの素子は、TFTや各種ダイオード のようなアクティブ素子、あるいはそれらと抵抗、コン デンサーのような受動素子によって構成される。これら の作製に際しては、a-Siもしくはそれと同等な条件 で作製されるものが望まれ、600°C以上の高温プロセ スの採用は避けられる。

【0032】もっとも単純には、図1(A)に示すよう に2つのTFTを、それぞれ第1素子(Tr,)、第2 素子(Tr,)としたものである。本発明では画素の書 換えにかかわらず、交流化をおこなうという意味で従来 のTFTLCD方式にはない、電圧供給線をもうける必 要がある。各配線との接続に関しては、図に示すように T г , のドレインをデータ線に、ゲイト電極を選択線に 接続し、ソースはTr,のゲイト電極に接続する。ま た、TF、のドレインは電圧供給線に、ソースは画素電 極にそれぞれ接続する。

考に以下に記す。ととでは、簡単のために、交流化が2 回おこなわれる間に、書換えが1回おこなわれるものと する。もちろん、交流化が10回おこなわれる間に書換 えが1回おこなわれる場合や、交流化が30回おこなわ れる間に書換えが1回おこなわれる場合も同様に拡張し て考えられる。

【0034】との例では、最初、消灯状態であった画素 が、点灯されて、つぎの書換えの際に再び、消灯される ものとする。選択線V。には、従来のようにパルスが規 加される。データ線に印加される信号は正と負の2値、 あるいは電圧状態と非電圧状態の2値とする。 ととでは Tr、もTr、もNMOSであるとする。また、画素の 対向電極の電位を0とする。

10

【0035】最初に選択線にパルスが印加されたときに は、データ線の信号が正であったので、Tr、のソース 側の電位V、は、正の値となり、従来のTFTLCDの 場合と同様に電圧が増大して、パルスの終了によって下 落し、以後、自然に放電する。との放電に要する時間 10 は、Tr,のOFF抵抗と、Tr,のゲイト電極とチャ ネル間の容量Cによって決定される。例えば、a-Si TFTでは、OFF抵抗として10いQ程度であり、ま た、Cとしては10-13 F程度であるので、減衰定数は 1秒程度である。すなわち1秒経過後に電圧は約40% になっている。よりCを大きくすることによって、この 時間を延ばすことも可能である。

【0036】さて、一方、電圧供給線には選択線のパル スに同期した信号が送られるが、との電圧供給線は画素 駆動の交流化という目的から、図に示すように交流バル 2つの役割をそれぞれのアクティブ素子に分離して担わ 20 スが送られる。ことでは、選択バルス1回につき、電圧 供給線の信号極性は、正と負に2回変化する。もちろ ん、選択パルス1回について、より多く極性を変化させ ても構わない。

> 【0037】 Tr. のゲイト電極には既に正の電圧がか かっているので、Tr, はON状態であり、電圧供給線 の電圧がそのまま画素電極に印加され、画素電極の電圧 V,は、図1(B)に示すように最初、負の値をとり、 その後、電圧供給線の電圧が反転するにしたがって、正 の値をとる。本発明の特徴とも言えることであるが、こ 30 のような2段階の動作によって、画素には、電圧供給線 の電圧と実質的に同じ電圧が供給され、しかも、これは 従来のように自然放電によって減少することはない。し たがって、明確に白黒が判別される。

【0038】次に、再び、選択線にパルスが印加され る。このときにはデータ線の電圧は0であるので、Cに 蓄えられていた電荷は放電し、V、はOとなる。これに よって、Tr、もOFF状態となり、画素への電圧の供 給はストップする。

【0039】従来であれば、交流化の周期は書換えの周 【0033】との例についての動作を、図1(B)を参 40 期と同じかもしくは長かったために、選択線に点線で示 すようなパルスを印加しなければならなかった。しかし ながら、本発明によって、そのパルスは不要となり、動 作信号は2分の1となる。

【0040】本発明の効果をさらに考えてみれば、例え ば、図1と同様な手法によって、1秒に1回書換えをす るとすれば、これは従来の速度の30分の1である。と いうことは、選択線に印加されるパルスもデータ線の信 号も30倍長くできる。例えば、選択線のパルスであれ は、従来は200行のマトリクスでは100μsec程 則的に印加される。一方、データ線にも必要な信号が印 50 度であったが、本発明ではその30倍の3msecとで

きる。とのことは、TFTの動作が遅くとも、確実に応答して必要な電圧を充電・供給できることを意味している。従来では、a-SiTFTの動作が困難な短時間での応答であったので、各TFTの特性のばらつきによって、充電の十分な画素とそうでない画素が生じ、画質の悪化につながった。

【0041】本発明では、すでに2段のTFTの動作によって、半アナログ的な電圧が画素に印加されることはないが、さらに、このような特徴によって、TFTの不良を減らし、歩留りの向上に寄与する。

【0043】本発明の装置の全体的な構成の例を図4に示す。とのLCDのドット数は、例えば320×480(通常のラップトップ型コンピュータの画面の半分)とする。しかしながら、画面は大きくは上下左右に4分割され、それぞれ、LCDマトリクス(406)の横に配置された4つの選択線および電圧供給線のドライバー(401)によって駆動される。さらに、4つに分割された画面はそれぞれさらに半分に分割され、上下に設けられたデータ線のドライバー(402)によって駆動される。各ドライバーは、ワイヤボンディング端子(403)から、ワイヤボンディング法によって接続された配線(405)によって外部の回路と接続される。

【0044】例えば、左下の画面に注目すれば、ここに ある画素は全体の8分の1の、9600である。もし、 1秒間に1回だけ書き換えるという動作をおこなうので あれば、データ線のドライバー402に配線405から 送られる信号の周波数は、9.6kHzである。また、 選択線および電圧供給線に送られる信号は、電圧供給線 には最低でも1つの行について30Hzの信号が送られ 40 る必要があり、行数は240行の半分の120行(他の 120行は反対側のドライバーが受け持つ)なので、 3.6 k H z の信号が送られる。いずれも、周波数とし ては極めて小さいものであって、ドライバーをa-Si TFTで構成したとしてもほとんど問題とならない。 【0045】さらに、このようにドライバー回路をマト リクスと同時に形成した場合には、そのためによる歩留 りの低下はほとんど無視できる。本発明ではΤΓ,のゲ イト電極とチャネル間の容量Cが特に問題となる。先に

17

、のOFF抵抗とCがそのパラメータとなる。TFTの OFF抵抗はチャネルの厚さや幅を変更することによっ てある程度可変である。しかし、10"Ω以上の高抵抗 を達成することは難しい。一方、Cは、Tr,のゲイト 電極のサイズによって決定される。例えば、10×10 Oμm'のゲイト電極で、絶縁膜の厚さが100nmで あれば、Cは10-13~10-12 Fである。絶縁膜とし て誘電率の高い窒化珪素を用いればCは大きくなる。 【0046】Tr,のゲイト電極に10×100 μmも 10 の面積を使用することは開口率の低下につながり望まし くない。実際、これ以上、大きな面積をTFTのために 割くことは賢明ではない。そこで、この矛盾を解決する には、電圧供給線に、Tr₁のソース電極・配線を重ね るとよい。このようにすると、開口率を落とさずに大き な容量を得ることができる。その際には、層間絶縁物に 誘電率の大きな材料を使用することも方法の1つであ る。

【0047】 このように、Tr, に大きなこを接続するので、Tr,のON/OFFの動作速度の低下を懸念する人がいるかもしれない。しかしながら、本発明では、各データ線の信号も選択線のバルスの従来よりかなり長く、例えば、30倍の長い間持続する。一方、従来のTFTLCDでは、負荷である画素電極の容量は10⁻¹³F程度であった。本発明の場合には、従来と同程度もしくは1桁程度大きな負荷容量が要求されるが、応答速度が10分の1以下に低下しているので、全く問題はないばかりか、従来よりも余裕をもって応答・動作することができる場合もある。

【0048】本発明によって、表示の書換え(維持も含む)をおこなう場合には、交流化のタイミングにあわせて適当な行数ごとにおこなう方法がある。例えば図5に示すような方法である。例えば、100行のマトリクスとしよう。そして、第1行と第21行と第41行と第61行と第81行の5つの行の電圧供給線は同期して同じ信号を印加されるものとする。同様に、第2行と第22行と第42行と第62行と第82行の5つの行、および他の行もそれぞれ組を作り、それぞれ同期して動作するものとする。

【0049】最初の交流化のとき(図5(A))には、第1行から第20行までの画素の書換えが行われるものとしよう。このとき、第1行の画素には選択線にパルスと電圧供給線には正の電圧が印加される。一方、第21行やその他の第1行に同期して動く他の画素についても電圧供給線には電圧が印加されるが、選択線にはパルスは印加されない。したがって、このときには5つの組となって動作する行のうち、第1行しか書換えはおこなわれない。他の組についても同様で、結局、このときには第1行から第20行までだけが書換えられる。

イト電極とチャネル間の容量Cが特に問題となる。先に 【0050】次に、第21行には選択線にパルスと同時述べたように、V,の電位を維持するにあたって、Tr 50 に電圧供給線には負の電圧が印加されたとしよう。しか

し、このときには同期して動作する第1行やその他の行 には選択線にパルスは印加されない。電圧供給線には第 21行と同様に電圧が印加される。他の行の組について も同様で、図5 (B) に示すように、第21行から第4 0行までだけが書き換えられる。

【0051】以後、同様な操作を繰り返す。図5(C) では第41行から第60行までが書き換えられるが、と のときには電圧供給線には正の電圧が印加される。図5 (D) では第61行から第80行までが書き換えられる が、このときには電圧供給線には負の電圧が印加され る。図5 (E) では第81行から第100行までが書き 換えられるが、このときには電圧供給線には正の電圧が 印加される。

【0052】とのようにして、図5 (F) では、再び第 1行から第20行までが書き換えられることとなる。こ のとき、電圧供給線に印加される電圧は負である。図5 (A)から(E)までの間に、各画素は1回書き換えら れたのであるが、画素の電圧は正、負、正、負、正とい うように5回変化している。このことこそ、まさに本発 期よりも書換えの周期の方が長い。特に本発明ではこの 周期の比率を30倍やそれ以上とすることによってドラ イバー回路の負担を著しく減少させるのである。

【0053】さて、本発明では、LCD駆動のための電 力も削減できる。従来のTFTLCDあるいはSTNL CDでは、各データ線に出力される信号の周波数は、

(行数×30) Hzであった。しかし、本発明では、例 えば書換えを1秒間に1回だけおこなうとすると(行数 ×1) Hz である。

れる信号の周波数は30Hzであるのに対し、本発明で は1Hzである。しかしながら、本発明では電圧供給線 に30Hzの信号が出力されるので、この点では、従来 とほとんど互角である。

【0055】結局、データ線の信号を減らすことによる 消費電力の低減が計れる。また、従来のSTNLCDで は、ダイナミックモードでの動作であるので画面を見や すくするためにバックライトによって画面を照らし出す 必要があったが、本発明ではスタティックッモードでの 動作であるので、バックライトがなくとも良好な視認性 40 を得ることができる。

【0056】本発明を実施せんとすれば、公知の薄膜半 導体作製技術を援用すればよい。その詳細についてはい ちいち述べないが、以下に実施例を示し、説明する。 [0057]

【実施例】図6に本発明を実施する為の画素の駆動回路 例およびその作製方法を示す。これは画素の回路を上か らみたときの様子を示している。 本実施例の回路は3重 金属配線の逆スタガー型2重TFTを有している。この ような回路を作製するには以下のようにすればよい。

【0058】まず、適当な基板上にアルミニウム等の金 属材料でできた選択線(Tr、のゲイト電極・配線とな る) 601をパターニングする(マスク1)。このと き、選択線の表面に陽極酸化法等の方法によって、絶縁 性のよい金属酸化物膜を形成しておくと、後のプロセス で不良が発生する確率が小さくなる。そして、ゲイト絶 **縁膜および層間絶縁物として機能する第1絶縁物層を成** 膜する。次に、CVD法等によってアモルファスシリコ ンあるいはポリシリコン膜を形成し、それをパターニン 10 グする(マスク2)。次に、マスク1を用いて、窒化珪 素膜等のエッチングストッパーを選択線に重なるように 形成する。あるいは、基板の裏面から光を照射して、セ ルフアライン的にこのエッチングストッパーを、選択線 に重なるようにパターニングしてもよい。

【0059】次に、不純物ドープされた半導体膜を形成 ・パターニングする(マスク3)。 とのようにして、第 1のTFTの半導体領域602を作製する。図6(A) にその様子を示す。

【0060】次に、データ線603を金属材料で形成す 明の特徴となるべきことである。すなわち、交流化の周(20)る。データ線は第1のTFTのソースに接続するように 形成される(マスク4)。また、同時に同じ材料で第1 のTFTのドレイン電極から延びる配線604を形成す る。このとき、この金属配線604がこのような複雑な 計上を呈しているのは、後に電圧供給線と重なるように するためである。その様子を図6(B)に示す。

【0061】さらに、第1のTFTを作製した場合と同 じように、第2の絶縁膜(第2のTFTのゲイト絶縁膜 となる)を形成し、第2のTFTの活性化半導体膜をパ ターニングし(マスク5)、次に、マスク4を用いて、 【0054】一方、従来のLCDでは各選択線に出力さ 30 エッチングストッパーを形成し、不純物ドープされた半 導体膜を形成・パターニングする(マスク6)。 このよ うにして第2のTFTの半導体領域605を形成する。 さらに、金属材料で電圧供給線606を形成し(マスク 7)、第2のTFTのドレインとコンタクトを形成す る。 とのようにして、図6 (C) に示されるような回路 を得る。最後に、図6(D)に示すように、透明導電膜 607をパターニングして(マスク8)回路が完成す

> 【0062】以上の工程では、全部で8枚のマスクを必 要とし、また、マスクプロセスは10回必要である。マ スクプロセスを積極的に減らす為にはセルフアラインプ ロセスの導入が望ましい。また、エッチングストッパー を用いないでTFTを形成する為には、最初にソース、 ドレイン領域となる不純物半導体をパターニングして形 成し、その後、活性化半導体膜を形成してもよい。 【0063】この回路では、電圧供給線と第2のTFT

のゲイト電極配線は意図的に重なるように設計されてい る。これは、この両者の容量(図l(A)のCに相当) を大きくして、第2のTFTのゲイト電極に蓄積されて 50 いる電荷の保持時間を長くし、書換えの回数を減らすと

(9)

とを意図したからである。

[0064]

【発明の効果】本発明によって、見やすさに関してはT FTLCD等のアクティブマトリクス方式と同等であ り、かつ、価格的にはSTNLCD方式に対抗できるし CDを提供することができる。

15

【0065】本発明の目的は、動画を表示する必要のな い表示装置に用いるLCDを提供することにある。例え ば、電気機器の付属品として、機器の操作の方法や機器 の動作状態を表示する用途に使用するもの等である。従 10 やCdSe等の化合物半導体であっても特に問題はな 来、このような用途は極めて限られており、マーケット は小さかった。従来は読出専用ディスプレーには、セグ メント方式のLCDやSETNLCDが用いられた。

【0066】しかしながら、セグメント方式では表示容 量に限りがあった。また、STNLCDではドライバー ICを装着する必要があった。現在、このようなICを 実装する技術としてはTAB方式が一般に用いられてい るが、画素が小さくなることによって、TAB方式を採 用することは技術的に難しくなる。一般に、画素の一辺 が100 m以下となるとTAB方式は使用できない。 【0067】本発明ではドライバー【Cも一体化して形 成されるためとのような問題はない。しかしながら、従 来のa-SiTFTLCDでは、その動作方法の困難か ら、ドライバーICをa-SiTFTで構成することは 困難であった。本発明はとの点を見事に解決した。

【0068】本発明によって、読出専用LCDの全く新 しい用途が期待される。例えば、本発明では外付けの1 Cを必要としないため、極めて小型化が可能である。し たがって、カード型の表示装置に使用できる。例えば、* * カード型のポケットベルや各種クレジットカードの表示 装置等に使用できる。とのような用途は期待されること はあっても、適切な表示装置、LCDがなかったため実 用できなかったものである。現在はこのような目的の市 場規模は小さいが、莫大な潜在需要があるものと期待さ れ、大きなマーケットに成長することが期待される。 【0069】本発明では、TFTの材料としては600 ℃以下の低温で作製される材料を用いることが望まし い。実施例ではa-SiTFTを取り上げたが、CdS

【図面の簡単な説明】

【図1】本発明のTFTLCDの画素の回路例とその動 作例を示す。

【図2】従来のTFTLCDの画素の回路例とその動作 例を示す。

【図3】各種LCDの画素数とコストの関係の概略を示

【図4】本発明のTFTLCDのパネルの構成例を示 20 す。

【図5】本発明のTFTLCDの表示方法の例を示す。 【図6】本発明のTFTLCDの画素の回路例およびそ の作製方法の例を示す。

【符号の説明】

401・・・・選択線・電圧供給線ドライバー回路


402・・・・データ線ドライバー回路

403・・・・ボンディングバット

405・・・・ボンディングワイヤー

406・・・・マトリクス領域

【図2】



【図3】

